AMD diz que memória HBM virou o gargalo da IA e confirma US$10 bi em Taiwan
Na Computex 2026, Lisa Su disse que a HBM substituiu o empacotamento como o limite para escalar chips de IA.
Pontos principais
- Lisa Su apontou a memória de alta largura de banda (HBM) como o novo gargalo da indústria de IA
- A HBM substituiu a etapa de montagem final como a restrição que limita a expansão do setor
- Produzir 1 GB de HBM consome cerca de três vezes mais capacidade de fábrica que a mesma quantia de DDR5
- SK Hynix, Samsung e Micron já comprometeram toda a produção de HBM de 2026
- A HBM responde por 63% do custo dos componentes de um acelerador de IA, ante 52% no início de 2024
- AMD confirmou mais de US$10 bilhões no ecossistema de Taiwan, incluindo acordo de HBM4 com a Samsung
- EPYC Venice, primeiro chip de servidor em processo de 2 nm da TSMC, entrou em produção com 256 núcleos
Na Computex 2026, em Taipei, a presidente-executiva da AMD, Lisa Su, posicionou a HBM como a nova restrição que define a velocidade de expansão da indústria de IA, problema que atinge AMD, Nvidia e qualquer empresa que reserve capacidade de GPUs para o ano. A HBM é o tipo de memória colado ao chip que alimenta os aceleradores de IA com dados em alta velocidade.
Além do diagnóstico, Su confirmou mais de US$10 bilhões em investimentos no ecossistema eletrônico de Taiwan, incluindo capacidade de empacotamento avançado na TSMC e um acordo de fornecimento de HBM4 com a Samsung. A AMD também colocou em produção em volume o EPYC Venice, primeiro processador de servidor no processo de 2 nanômetros da TSMC, com 256 núcleos e ganho de mais de 70% em desempenho e eficiência sobre a geração anterior.
Comentários
Carregando comentários...